01110nam a2200229 c 4500001001300000005001500013007000300028008004100031040001100072041001300083052003200096245017200128300002200300545006400322545006700386653017600453700001900629700005400648773013900702900001700841900002200858KSI00085208720110715110336ta110425s1999    ulk           000   kor    a0110010 akorbeng01a569.05b대483ㄱㄱc36(1)00a새로운 bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 =xDesign of a new bit-serial multiplier/divider architecture /d邕壽煥,e鮮于明勳  ap. 17-25 ;c26 cm  a옹수환, 정회원, 아주대학교 전기전자공학부  a선우명훈, 정회원, 아주대학교 전기전자공학부  a곱셉기a나눗셈기a연산 사이클 수a가감산기 비트 수aBit-serial multiplier architectureaBit-serial divider architectureaRegisteraSliM image processor1 a옹수환4aut1 a선우명훈,g鮮于明勳,d1958-0KAC2016364880 t電子工學會論文誌. C.d大韓電子工學會.g제36권 3호(1999년 3월), p. 17-25q36:3<17w(011001)KSE199700887,x1226-585310aOng, Soohwan10aSunwoo, Myunghoon