01312nam a2200301 c 4500001001300000005001500013007000300028008004100031040001100072041001300083052003800096245023700134300002200371545005800393545005800451545005800509545005800567653009100625700001900716700001400735700001400749700003600763773013800799900001800937900002000955900001700975900001800992KSI00076736220091012173014ta090629s2000    ulk           000   kor    a0110010 akorbeng01a569.05b대483ㄱㅇc37(1)-37(6)00a2ⁿ개의 노드를 갖는 DCG 특성에 대한 병렬3치 논리회로 설계에 관한 연구 =x(A)study on the parallel ternary logic circuit design to DCG property with 2n nodes /d卞基寧,e朴承用,e沈載煥,e金興壽  ap. 42-49 ;c26 cm  a변기영, 정회원, 인하대학교 전자공학과  a박승용, 정회원, 인하대학교 전자공학과  a심재환, 정회원, 인하대학교 전자공학과  a김흥수, 정회원, 인하대학교 전자공학과  a병렬3치 논리회로aParallel ternary logic circuit designaDCG propertya2n nodes1 a변기영4aut1 a박승용1 a심재환1 a김흥수,d1971-0KAC2018548180 t電子工學會論文誌. SC.d大韓電子工學會.g37권 6호(2000년 11월), p. 42-49q37:6<42w(011001)KSE200000340,x1229-639210aByun, Giyoung10aPark, Seungyong10aSim, Jaewhan10aKim, Heungsoo