01664nam a2200313 c 4500001001300000005001500013007000300028008004100031040001100072041001300083052003200096245025500128300002400383545010400407545010300511545009900614545010200713653018100815700005300996700001401049700001401063700004801077773014701125856002001272900001401292900001401306900001501320900001501335KSI00075585120090817163918ta090520s2006    ulk           000   kor    a0110010 akorbeng01a004.05b한613ㅈㅅc13(3)00a실시간 윈도우 기반 영상 처리를 위한 병렬 하드웨어 구조의 FPGA 구현 =x(An)FPGA implementation of parallel hardware architecture for the real-time window-based image processing /d진승훈,e조정욱,e권기호,e전재욱  ap. 223-230 ;c30 cm  a진승훈, 준회원, 성균관대학교 전기전자공학과 석사과정bcoredev@ece.skku.ac.kr  a조정욱, 준회원, 성균관대학교 정보통신공학부 연구교원bichead@ece.skku.ac.kr  a권기호, 정회원, 성균관대학교 정보통신공학부 교수bkhkwon@yurim.skku.ac.kr  a전재욱, 종신회원, 성균관대학교 정보통신공학부 교수bjwjeon@yurim.skku.ac.kr  a윈도우 기반 영상처리a동적 문턱치화a국부 히스토그램 평활화aFPGAaVHDLaWindow-based image processingaDynamic thresholdaLocal histogram equalization1 a진승훈,g陳昇熏,d1979-0KAC2016340604aut1 a조정욱1 a권기호1 a전재욱,g全在昱,d1961-0KAC2018302480 t정보처리학회논문지. B.d한국정보처리학회.g13-B권 3호(2006년 6월), p. 223-230q13:3<223w(011001)KSE200101429,x1598-284X40uT00000582187ad10aJin, S.H.10aCho, J.U.10aKwon, K.H.10aJeon, J.W.