01043nam a2200193 c 4500001001300000005001500013007000300028008004100031040001100072041001300083052003300096245024400129300002400373545009600397653014900493700004100642773014700683900001900830KSI00072500520081201191757ta081113s2005    ulk           000   kor    a0110010 akorbeng01a004.05b한587ㅇc6(4)-6(6)00a작은 클럭 주기를 이용한 복수버퍼를 가지는 다단 상호연결 네트워크의 해석적 성능분석 =xPerformance analysis of multibuffered multistage interconnection networks using small clock cycle scheme /d문영성  ap. 141-153 ;c26 cm  a문영성, 종신회원, 숭실대학교 컴퓨터학부 부교수bmun@computing.ssu.ac.kr  a복수버퍼a다단 상호연결 네트워크a작은 클럭 주기a수율aSmall clock cycleaMultibufferaMultistage interconnection network1 a문영성,d1960-0KAC2016370384aut0 t인터넷정보학회 논문지.d한국인터넷정보학회.g6권 4호(2005년 8월), p. 141-153q6:4<141w(011001)KSE200100021,x1598-017010aMun, Youngsong