01043nam a2200229 c 4500001001300000005001500013007000300028008004100031041001300072049003200085052001600117056001300133082001800146245028100164260004300445300004000488500009300528502008600621504002800707546002500735700005300760KDM20125974320200819095802ta121108s2012    bnkad    m FU 000   kor  0 akorbeng0 lEM5531412lEM5531413c2fDP01a568.2b12-9  a568.22501a621.3841522100a효율적인 위성/지상 전송을 위한 저전력 고속 LDPC 복호 알고리즘 및 FPGA 구현에 관한 연구 =x(A) study of an FPGA design and analysis of low power high-speed LDPC decoding scheme for efficient satellite/terrestrial transmission system /d金慜赫  a부산 :b韓國海洋大學校,c2012  ax, 91장 :b삽화, 도표 ;c26 cm  aLDPC는 "Low Density Parity Check", FPGA는 "Field Programmable Gate Array"의 약어임1 a학위논문(박사) --b韓國海洋大學校 大學院,c電波工學科,d2012  a참고문헌: 장 79-81  a영어 요약 있음1 a김민혁,g金慜赫,d1980-0KAC2018381594aut