01248nam a2200289 c 4500001001300000005001500013008004100028040001100069041001300080052003800093245014800131300002300279545007600302545007600378545007600454545008300530653002500613700001900638700001400657700003600671700003600707773014800743900001800891900001600909900001700925900001600942KSI00036932620050428173940050421s2003    ulk           000   kor    a0110010 akorbeng01a004.05b한613ㅈㅂc10(1)-10(3)00aVerilog-2001 파서의 설계와 구현=x(The)design and implementation of Verilog-2001 parser/d김영수,e김태석,e김상필,e조한진  ap. 239-246;c30 cm  a김영수, 정회원:한국전자통신연구원 시스템 IC 설계팀  a김태석, 정회원:한국전자통신연구원 시스템 IC 설계팀  a김상필, 정회원:한국전자통신연구원 시스템 IC 설계팀  a조한진, 정회원:한국전자통신연구원 시스템 IC 설계팀 팀장  aVeriloga파서aXML1 a김영수4aut1 a김태석1 a김상필,d1959-0KAC2018454001 a조한진,d1960-0KAC2018481960 t정보처리학회논문지.A.d한국정보처리학회.g10-A권 3호(2003년 8월), p. 239-246q10-A:3<239w(011001)KSE200101428,x1598-283110aKim, Youngsoo10aKim, Taesuk10aKim, Sangpil10aCho, Hanjin