01407nam a2200325 c 4500001001300000005001500013008004100028040001100069041001300080052003900093245021900132300002900351545007400380545005400454545005400508545005400562545005400616653006500670700001900735700001400754700001400768700004800782700001400830773015000844900001800994900001601012900001701028900001701045900001901062KSI00005439220040114083323031010s2001    ulka          000   kor    a0110010 akorbeng01a569.205b한597ㅈㄱc14(1)-14(4)00a0.12㎛ 설계규칙을 갖는 DRAM 셀 주요 레이어의 OPC 및 PSM=xStudy the feasibility of optical lithography for critical layers of 0.12㎛ DRAM/d박기천,e오용호,e임성우,e고춘수,e이재철  ap. 6-11:b삽도;c26 cm  a박기천, 원광대학교 물리 반도체학부bsky73@shinbiro.com  a오용호, 원광대학교 물리 반도체학부  a임성우, 원광대학교 물리 반도체학부  a고춘수, 원광대학교 물리 반도체학부  a이재철, 원광대학교 물리 반도체학부  a설계규칙a레이어aOptical lithographyaOPCaPSMaDRAM1 a박기천4aut1 a오용호1 a임성우1 a고춘수,g高春洙,d1963-0KAC2016369011 a이재철0 t전기전자재료학회논문지.d한국전기전자재료학회.gVol.14 no.1(2001년 1월), p. 6-11q14:1<6w(011001)KSE199800338,x1226-794510aPark, Ki-Chon10aOh, Yong-Ho10aLim, Sungwoo10aGo, Chun-Soo10aLee, Jai-Cheol