01664nam a2200325 c 4500001001300000005001500013008004100028040001100069041001300080052003300093245030900126300003200435545005300467545005300520545007000573545005300643545005300696653023500749700001900984700001401003700004801017700001401065700001401079773015501093900001701248900001801265900001801283900001801301900001901319KSI00005407620040206083239031010s1999    ulka          000   kor    a0110010 akorbeng01a569.205b한597ㅈㄱc12(1)00aDeep 서브마이크론 LDD-nMOSFET의 핫-캐리어 현상 억제를 위한 반경험적인 LDD 공정설계에 관한 연구=x(A)study on semi-empirical LDD process design for suppression of hot-carrier effects in deep submicron LDD-nMOSFETs/d안태현,e김남훈,e김창일,e서용진,e장의구  ap. 193-199:b삽도;c26 cm  a안태현, 중앙대학교 전자전기공학과  a김남훈, 중앙대학교 전자전기공학과  a김창일, 중앙대학교 전자전기공학과bcikim@cau.ac.kr  a서용진, 대불대학교 전자전기공학과  a장의구, 중앙대학교 전자전기공학과  a서브마이크론aLDD-nMOSFETa공정설계a핫-캐리어 현상a펀치 쓰루a디자인 경향 곡선a문턱 전압aHot-carrier phenomenonaPunchthroughaDTCaDesign trend curveaLDDaLightly doped drainaThreshold voltage1 a안태현4aut1 a김남훈1 a김창일,g金昌日,d1960-0KAC2018385741 a서용진1 a장의구0 t전기전자재료학회논문지.d한국전기전자재료학회.gVol.12 no.3(1999년 3월), p. 193-199q12:3<193w(011001)KSE199800338,x1226-794510aAn, Tae-Hyun10aKim, Nam-Hoon10aKim, Chang-Il10aSeo, Yong-Jin10aChang, Eui-Goo